Gdy maszyna jest zaprogramowana, programista używa pewnych konkretnych poleceń pierwotnych lub instrukcji maszynowych, które są ogólnie znane jako zestaw instrukcji komputera.
Wykres porównania
| Podstawa do porównania | RISC | CISC |
|---|---|---|
| Nacisk na | Oprogramowanie | Sprzęt komputerowy |
| Obejmuje | Jeden zegar | Wielo-zegara |
| Rozmiar zestawu instrukcji | Mały | Duży |
| Formaty instrukcji | naprawiony (32-bitowy) format | Różne formaty (16-64 bity dla każdej instrukcji). |
| Zastosowano tryby adresowania | Ograniczone do 3-5 | 12-24 |
| Rejestry ogólnego zastosowania | 32-192 | 8-24 |
| Wnioskowanie o pamięci | Zarejestruj się, aby się zarejestrować | Pamięć do pamięci |
| Projekt pamięci podręcznej | Podzielić pamięć podręczną danych i pamięć podręczną instrukcji. | Zunifikowana pamięć podręczna dla instrukcji i danych. |
| Częstotliwość zegara | 50-150 MHz | 33-50 MHz |
| Cykle na instrukcję | Jeden cykl dla wszystkich instrukcji i średni CPI <1, 5. | CPI między 2 a 15. |
| Kontrola CPU | Połączenie przewodowe bez pamięci sterującej. | Mikrokodowane za pomocą pamięci sterującej (ROM). |
Definicja RISC
Zestawy instrukcji z ograniczonymi zestawami rozkazów (RISC) zwykle przechowują mniej niż 100 instrukcji i używają stałego formatu instrukcji (32 bity). Używa kilku prostych trybów adresowania. Stosowane są instrukcje oparte na rejestrach, co oznacza, że rejestracja do mechanizmu rejestru jest stosowana. LOAD / STORE to jedyne niezależne instrukcje dostępu do pamięci.
Aby poprawić szybkość przełączania kontekstu, używany jest duży plik rejestru. Prostota zestawów instrukcji spowodowała wdrożenie całych procesorów na jednym chipie VLSI. Dodatkowymi korzyściami są wyższa częstotliwość taktowania, niższe CPI, które regulują wysokie MIPS na dostępnych procesorach RISC / superskalarnych.
Definicja CISC
Zestaw instrukcji CISC zawiera około 120 do 350 instrukcji. Wykorzystuje zmienne instrukcje / formaty danych, ale niewielki zestaw rejestrów ogólnego przeznaczenia, tj. 8-24. Powodem dużych zestawów instrukcji jest użycie instrukcji o zmiennym formacie. Duża liczba operacji przywoływania pamięci jest wykonywana przy użyciu ogromnej liczby trybów adresowania.
Architektura CISC bezpośrednio wykorzystuje instrukcje HLL w sprzęcie / oprogramowaniu. Zunifikowana pamięć podręczna jest używana w tradycyjnej architekturze CISC, która zawiera zarówno dane, jak i instrukcje i używa wspólnej ścieżki.
Kluczowe różnice między RISC a CISC
- W RISC rozmiar zestawu instrukcji jest mały, natomiast w CISC rozmiar zestawu instrukcji jest duży.
- RISC używa ustalonego formatu (32 bity) i głównie instrukcji opartych na rejestrach, podczas gdy CISC używa zmiennych zakresów formatów od 16-64 bitów na instrukcję.
- RISC wykorzystuje jeden zegar i ograniczony tryb adresowania (tj. 3-5). Z drugiej strony, CISC wykorzystuje wielodostępne 12 do 24 trybów adresowania.
- Liczba rejestrów ogólnego przeznaczenia używanych przez RISC wynosi od 32 do 192. Wręcz przeciwnie, architektura CISC wykorzystuje 8-24 GPR.
- Mechanizm pamięci rejestru do rejestracji jest wykorzystywany w RISC z niezależnymi instrukcjami LOAD i STORE. Natomiast CISC wykorzystuje mechanizm pamięci do pamięci do wykonywania operacji, ponadto zawiera instrukcje LOAD i STORE.
- RISC ma podzielony projekt pamięci podręcznej danych i instrukcji. W przeciwieństwie do tego, CISC używa zunifikowanej pamięci podręcznej dla danych i instrukcji, chociaż najnowsze projekty wykorzystują również dzielone pamięci podręczne.
- Większość funkcji sterowania procesorem w RISC jest sterowana na stałe bez konieczności posiadania pamięci sterującej. Odwrotnie, CISC jest mikrokodowany i wykorzystuje pamięć kontrolną (ROM), ale nowoczesny CISC również wykorzystuje sterowanie przewodowe.
Wniosek
Instrukcje CISC są złożone i mają tendencję do wolniejszego niż RISC, ale wykorzystują mniej cykli z mniejszą ilością instrukcji.
